Samsung、HBMロードマップ3フェーズでメモリと演算融合

SamsungのHBMロードマップ発表

SamsungがHot Chips 2026で、HBM（High Bandwidth Memory）の3フェーズにわたる技術ロードマップを発表した。同社DRAM設計チームのSangwook Hanが詳細を説明したロードマップは、ベースダイに先端ロジックプロセスを導入することで、メモリと演算の境界を逐次的に融合させていく構想だ。

最終段階はzHBMと称されるアーキテクチャで、プロセッサーをDRAMスタックの直下に設定し、従来の2.5Dインタポーザーによる接続を排除する。Tom’s HardwareのEtiido Ukoの報道によれば、Samsungはベースダイこそがこの進化を可能にする鍵であると位置づけている。

現行HBMの構造と課題

現在のHBMアーキテクチャは、複数のDRAMコアダイを垂直に積層し、ベースダイの上に載せてTSV（Through-Silicon Via）で接続する構成である。スタックはXPU（GPUやAIアクセラレーター等の演算チップ）の隣にインタポーザー上に設定され、ベースダイがメモリと演算シリコン間のブリッジとして機能する。

帯域幅の拡大がHBM進化の主な駆動力であった。現在のHBM4スタックは1,000から2,000のI/Oを持ち、各I/Oが8から16Gbpsの速度で動作することで、合計帯域幅は1から5TB/sに達する。然而、従来の帯域幅スケーリング手法には複数の構造的課題が累積している。

TSVの信号速度向上は物理的に困難であり、HBM世代ごとにTSV数を増やしてきた。しかし、これはダイ面積を消費し、TSVピッチのtight化を迫る。PHY回路も拡大を続け、HBM4ではデータI/O数を1,024から2,048 DQに倍増させたが、これに伴う回路規模の増大は無視できない。

電力消費はさらに深刻な課題である。ビットあたりのエネルギー効率は改善傾向にあるものの、総消費電力は帯域幅の拡大速度に追従できず、上昇を続ける。Samsungはこの電力問題がHBM4世代でベースダイのプロセス変更を必要とする根拠であると説明している。

ベースダイのロジックプロセス移行

Samsungはこの電力および面積の課題に対応するため、HBM4からベースダイの製造プロセスを従来のDRAMから先端ロジックプロセスに変更した。具体的には4nmロジックプロセスでベースダイを製造することで、消費電力の低減とダイ面積の削減を実現した。

さらに重要な点は、XPUと同じクラスのロジックプロセスで構築されたベースダイは、単なるデータインターフェース以上の機能を果たせることだ。XPUと同じロジックプロセスで製造されることで、ベースダイ自体に演算やデータ処理の機能を搭載できる可能性が開ける。Samsungはこの方向性をcHBM（custom HBM）と呼称し、ロードマップの第1フェーズとして位置づけている。

このアプローチは、従来HBMが「メモリ技術」として捉えられてきた枠組みを変更するものだ。ベースダイがロジックプロセスで製造されることで、メモリベンダーとロジックファウンドリの技術領域が融合し始めている。

3フェーズロードマップ

Samsungのロードマップは3段階で構成される。

第1フェーズはcHBM（custom HBM）である。従来のDRAMスタック構成を維持しつつ、ベースダイのロジック回路を特定の用途に合わせてカスタマイズする。プロセッサーが処理するデータ変換や前処理の一部をベースダイにオフロードすることで、インタポーザー経由の通信ボトルネックを緩和する。ベースダイは依然としてDRAMスタックの下に設定されるが、その回路は汎用的なインターフェースからカスタムロジックへと進化する。

第2フェーズでは、ベースダイへの機能統合がさらに進むとされる。Hot Chips 2026の発表資料では、cHBMから先の段階について詳細が語られたが、ベースダイに搭載されるロジックの規模と機能が拡大する方向性が示唆されている。

第3フェーズはzHBMである。この段階では、プロセッサーをDRAMスタックの直下に設定する。従来の2.5Dインタポーザーが排除され、DRAMとXPUの間の物理的ギャップがなくなる。Tom’s Hardwareの記事では、これによりメモリと演算が1つの垂直スタックに統合されると説明されている。

zHBMの技術的意義

zHBMの実現は、チップ間通信のレイテンシと消費電力を大幅に低減させる可能性を持つ。インタポーザーという中間層が不要になることで、信号伝送距離が短縮され、エネルギー効率が改善される見込みだ。

従来の2.5Dパッケージングでは、メモリスタックとXPUがインタポーザー上で並置され、ベースダイを通じてデータがやり取りされる。この構造では、データがインタポーザーを横断する際にレイテンシとエネルギーコストが発生する。zHBMではこの中間層がなくなり、DRAMスタックのTSVが直接プロセッサーに接続されることになる。

AIやHPCの性能向上がメモリ帯域幅に依存する度合いが高まる中、Samsungのこのロードマップはメモリと演算の境界そのものを再定義する試みである。Linux 7.2-rc1リリース、AMDGPU HDMI 2.1 FRLやCache Aware Schedulingを統合でGPUドライバーが対応を進める先にも、ハードウェアアーキテクチャのこの種の変化が存在すると考えられる。

業界への影響と課題

Samsungの発表は、HBM市場における競争格局に影響を与える可能性がある。現在のHBM市場はSKハイニックスが市占率で優位に立つ中、Samsungはパッケージング技術とファウンドリ技術の融合を差別化要因として打ち出そうとしている。

ベースダイをロジックプロセスで製造するという方針は、Samsungの複合企業としての構造を活かすものだ。自社のファウンドリ事業とDRAM事業の协同を図ることで、HBMの価値連鎖における自社の立ち位置を強化する狙いがあると推測できる。

ただし、zHBMの実用化には多数の技術課題が横たわる。熱管理は最も顕著な問題の一つだ。DRAMスタックの直下にプロセッサーを設定した場合、発熱源が垂直方向に集中し、従来より効果的な冷却ソリューションが要求される。ダイ間の機械的信頼性や、異種プロセスのダイを同一パッケージに統合する際の応力管理も克服すべき課題である。

編集部の見解

Samsungの発表は、HBM4世代でベースダイを4nmロジックプロセスに移行するという既存方針を発展させるものだ。今後3〜6ヶ月で、競合他社がいかなる対抗ロードマップを打ち出すかが注目される。SKハイニックスやマイクロンが同様のパッケージング革新をどこまで追いかけるかが、HBM市場の競争を左右しそうだ。cHBM段階でのカスタマイズ性は、AIチップ設計各社に新たな選択肢をもたらす可能性がある。 zHBMの実用化が進めば、チップレットアーキテクチャの前提そのものが変わり得る。DRAMとプロセッサーが同一スタックに統合されることで、メモリ階層の設計思想が根本的に見直される。AI推論におけるレイテンシ要件が厳格化する中、インタポーザーの排除はシステム全体の電力効率に大きな影響を与える。1から3年スパンで見れば、この種の統合型アーキテクチャがエッジAIやデータセンター双方に波及する可能性がある。 ロジックプロセスのベースダイにどの程度の演算機能を搭載できるか、Samsungは具体的な性能指標を明示していない。

参考

• 「 Hot Chips 2026: Samsung reveals a three-phase HBM roadmap that puts logic and compute inside memory — zHBM ultimately stacks DRAM directly on top of the processor 」, by Etiido Uko — Tom’s Hardware, 2026-09-01T11:06:15.000Z (ARR)
• 元記事URL: https://www.tomshardware.com/tech-industry/semiconductors/hot-chips-2026-samsung-reveals-a-three-phase-hbm-roadmap-that-puts-logic-and-compute-inside-memory-zhbm-ultimately-stacks-dram-directly-on-top-of-the-processor