Intel Xeon 7 Diamond Rapids 256コアと1.28TBキャッシュを搭載

AFFILIATE_PRODUCTS:

最大256コアと1.28TBキャッシュの実現

IntelはHot Chips 2026において、次世代サーバー向けプロセッサ「Xeon 7」の技術詳細を初めて公開した。コードネーム「Diamond Rapids」と呼ばれるこの新ラインナップは、最大256のP-コアと1.28TBのラストレベルキャッシュを搭載し、2027年にデータセンター市場へ投入される予定だ。

Tom’s HardwareのJake Roachの報道によれば、Diamond RapidsはIntelの最新プロセス技術「18A-P」を採用し、UCIe-Sインタコネクト、AVX 10.2命令セット、新たなファンアウト型ファブリックを導入している。コアアーキテクチャそのもののコードネームは「Panther Cove」であり、Hot Chips 2026では詳細が明かされなかった。

Compute Building Blocksによる構成

Diamond Rapidsの最大の技術的特徴は、Compute Building Blocks（CBB）と呼ばれる構成要素にある。各CBBには最大4つのコアチップレットが含まれ、それぞれのチップレットには16のP-コアが搭載される。4つのCBBを統合することで、最大256コアを実現する。

各コアはチップレット内にプライベートL2キャッシュを持ち、ベースタイル上に設定された共有L3キャッシュにアクセスする。チップレットとベースタイルの接続には3Dクロスバー（3D Xbar）が採用され、この部分にはIntelのFoveros Direct 3Dパッケージング技術が適用される。

Diamond RapidsのSoC全体の構成は以下の通りだ。4つのベースタイルはIntel 3-Tプロセスで製造され、2つのファブリックハブタイルはIntel 3プロセス、16のコアチップレットはIntel 18A-Pプロセスで製造される。

UCIe-Sへの移行とEMIBの放棄

注目すべきは、Intelが従来から広く展開してきたEMIB（Embedded Multi-die Interconnect Bridge）をDiamond Rapidsで採用しないという判断だ。代わりに、CBBとファブリックハブタイルの接続にはUCIe-Sインタコネクトが使用される。コアとキャッシュの通信は2D経由で行われる。

各CBBは両方のファブリックハブに接続されるため、チップ全体で効率的な通信経路が確保される。 Granite Rapidsと比較すると、Diamond Rapidsではレイアウトが inverse（反転）しており、メモリとI/Oが中央に集約され、コアが外側に設定される設計に変更されている。

Foveros Direct 3Dの継続採用

Xeon 6+「Clearwater Forest」と同様に、Diamond RapidsでもFoveros Direct 3Dによる3Dパッケージングが使用される。CBB内部では3Dパッケージングでチップレットとベースタイルを結合し、CBB間の接続には2DのUCIe-Sが採用されるというハイブリッド構成となっている。

18A-Pプロセスの採用は、Intelのプロセスロードマップにおいて重要な意味を持つ。これはIntelの製造技術が競合他対して競争力を回復するかどうかを測る試金石とされる implementationsの一つだ。

編集部の見解

短期的影響：Diamond Rapidsの詳細公開は、サーバーCPU市場におけるIntelの存在感を再確認させるものだ。最大256コアという数字は、AMDのEPYCシリーズに対する明確なカウンターとして機能する。2027年のリリースまでに、具体的な性能ベンチマークや価格戦略が明らかになることが、市場の注目を集めるだろう。18A-Pプロセスの量産能力が、この製品の竞争力を左右する核心要因となる見込みだ。 長期的視点：EMIBからUCIe-Sへの移行は、Intelのパッケージング戦略の転換点と評価できる。業界標準であるUCIeを採用することで、サードパーティとの連携が容易になり、エコシステムの拡大に寄与する可能性がある。 inverselyに設計されたアーキテクチャは、将来のチップレット設計における Flexibility を高め、次世代プロセッサへの展開を容易にする効果があるだろう。 編集部からの問い：256コアを十分に活用できるソフトウェアエコシステムは、2027年までに整備されるだろうか。

参考

• 「 Intel Xeon 7 ‘Diamond Rapids’ comes with up to 256 P-cores, 1.28 GB of last-level cache — next-gen 18A-P CPU also brings AVX 10.2 and uses UCIe-S instead of EMIB 」, by Jake Roach — Tom’s Hardware, 2026-08-24T21:07:45.000Z (ARR)
• 元記事URL: https://www.tomshardware.com/pc-components/cpus/intel-xeon-7-diamond-rapids-comes-with-up-to-256-p-cores-1-28-gb-of-last-level-cache-next-gen-18a-p-cpu-also-brings-avx-10-2-and-uses-ucie-s-instead-of-emib